Japanese Laid-Open Patent Application 61-254989 (JP-A-61-254989)

Date of Publication: November 12, 1986

Title of Invention: Driving Circuit for Matrix Display Device

Assignee: Mitsubishi Denki K.K.

Abstract

A driving circuit for matrix display device comprises: a scanning circuit that outputs a sequential logic value to an output line in synchronization with a reference clock, wherein the timing at which a logic value output to a first-stage output line is given from a scanning commencement signal input line; two-input logical sum gates, of which one input is connected in common to an output line of the corresponding scanning circuit, and the other input is connected to the input line of a divided clock, the logical sum gates being provided in each output line of the scanning circuit, in equal number to the divided clock signal input lines; opening and closing being performed depending on the output of the logical sum gates; logical sum gates being constituted such that identical inputs, to the corresponding logical sum gates, of the divided clock signal open and close the common analog signal; and analog gates or latched circuits provided in equal number to the logical sum gates.

昭61-254989 ⑫公開特許公報(A)

@Int_Cl_4

庁内整理番号· 識別記号

❷公開 昭和61年(1986)11月12日

G 09 G 3/20 7436-5C

審査請求 未請求 発明の数 1 (全7頁)

マトリクス形表示装置の駆動回路 ・匈発明の名称

> 願 昭60-98524 ②特

願 昭60(1985)5月7日 20世

69発 明 者

尼崎市塚口本町8丁目1番1号 三菱電機株式会社応用機

器研究所内

三菱電機株式会社 ⑪出 願 人

東京都千代田区丸の内2丁目2番3号

弁理士 大岩 増雄 ②代 理 人 外2名

1 発明の名称

マトリクス形表示委置の駆動回路

2. 特許請求の範囲

基準クロックに何期して出力級に順次論理値を 出力し、初段の出力線に論理値を出力するタイミ ングは走査開始信号入力級から与えられるよう裸 成して成る走査回路と、この走査回路の各出力級 に各々分割クロック信号の入力級と同数ずつ設け られ、一方の入力は対応する前記走査回路の出力 級に共通接続され、他方の入力は相異なる前期分 割クロック信号の入力級に接続された2入力の論 理療ゲートと、との論理様ゲートの出力によつて 開閉され、対応する論理様グートへの前期分割ク ロック信号の入力が同一のものは共通のアナログ 信号を開閉するよう構成された前記論理様ゲート と同数のアナログゲートまたはラッチ回路とを備 えたマトリクス形表示装置の駆動回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は、液晶などを用いたマトリクス形殺 示素子をカラー化するマトリクス形表示素子の駆 動回路に関するものである。

〔従来の技術〕

第4図は従来の液晶などを用いたフルカラーマ トリクス形カラー表示素子の低く一般的な画業構 成を示した図である。との第4図においてX1, X 2 , X 3 , … は X 駆動線、 Y 1 , Y 2 , Y 3 が Y駆動銀である。X駆動銀には色の三要素である 赤(以下Rと言う)、緑(以下Gと言う)、青 (以下Bと目う)のうち一つの要素が割り当てら れており、Y駆動級方向に規則正しくRGBが配 列している、RGB1組で1面素が構成される。

とのよりな画素配列を持つたマトリクスパネル を駆動するには、Y駆動線を走査線としてこれに 順次選択信号を与え、選択されたY駆動線上の各 面素にX駆動線から順次映像信号をサンプリング して入力するのが最も基本的な方法である。

とのような駆動法を実現するための従来のX駆 動線駆動回路の一例を第6図に示す。との第6図

において1は直列入力並列出力形のシフトレジス タで、STxが直列入力、Qx,,Qx,,Qx,,…, が並列出力である。CLxはシフトレジスタ1の内 田データをシフトするクロンクである。

また2は、アナログ信号をスイッチングするア ナログゲートである。レフトレジスタ2の並列出 カ Q x i , Q x i , Q x i , … は各々 3 個のアナロググ ート2のゲート入力を駆動する。

V1~V3はスイッチングされるアナログ信号 入力で、通常RGBに分解した映像信号である、 2 の出力で、第 4 図の X 駆動線 X1, X2, X3, … を駆動する。

いま、出力XiiにはR要素、出力XiiにはG要素、 出力X11にはB要素、 以降も同じ繰返してX駆動 盤に面索が接続されているとする、このときアナ ログ信号入力V1にはR映像信号、アナログ信号 入力 V 2 には G 映像信号、アナログ信号入力 V 3 にはB映像信号が入力される、第6図の回路の主 要な信号のタイミングチャートを第7回に示す。

したようなRGB3原色に基づくカラー表示素子 だけでなく、モノクロ表示素子が求められる場合 もある。第5図はモノクロ表示案子の画面配列を 示ナ接続図であつて、X1,X2,X3,…がX 取動艇、Y1,Y2,Y3…がY取動艇である。

モノクロであるから当然 1 画素は 1 要素で構成 される、1 画素に占める色要素の面積が大きく取 れるので、RGBフルカラー表示業子より高い表 示烊度が得られ、しかも比較的安価なので、文字 専用表示端末など必ずしもフルカラー表示を必要 としない分野には、第5図のようなモノクロ表示 素子を用いた方がメリットが大きい。

ところで、第6図のようなRGB表示用の駆動 回路をモノクロ袋示案子に転用しようとすると、 シフトレジスタ1の出力Qx1,Qx2,Qx3,…に3 個ずつ並列接続されているアナログゲート2のう ち、各々2個は不要になる、かといつて、実用的 には第6回の回路は1チップのICに集積化して 使用されるととが、実用技術面やコスト面からも 普通であると考えられ、不要なアナログゲート 2

との第7図において、第7図のの直列入力 STx に1クロック分論理値"1"が入力されると、餌 7 図WのクロックCLxが入力されるどとに直列入力 並列出力形のシフトレジスタ1の基本的な動作に より、第7図(c), 第7図(d) に示すように、出力 Qxi , Qxi , … に順次論理"1"が出力され、それ に接続されているアナログゲート 2 を顧吹開閉し ていく。(第2図砂~第2図向)

. . -- .. .

第7図(e)~第7図(g)に示すアナログ信号入力 V1,V2,V3には連続的かつ独立な映像信号 が入力されているが、アナログゲート2は対応す るシフトレジスタ1の出力 Qxi , Qxz , … が倫理 値 *1 *のときしか開かないので出力 X11 , X11 , X1s, X21, X2s, X2s はアナログゲートが開いて いるときのみアナログ入力信号V1,V2,V3 に追従し、閉じる瞬間のアナログレベルを保持する。

とのようにして、走査線(Y取動線)上の各面業に 映像信号をサンプリングして分配してゆき、各定査 線について上記動作を繰返して表示面面が完成する。

ところで、マトリクス形表示素子は第4図に示

を切り離すこともできない。したがつて、第6図 の回路をIC化した場合、これをモノクロ表示素 子駆動用に転用すると非常に無駄が多いシステム を構成するととになる。

そとで、RGBフルカラー表示素子とモノクロ 素子の両方の駆動回路に兼用できる回路形式が従 来考案されている。第8図はその一例である。直 列入力、並列出力形のシフトレジスタ1と3本の アナログ信号入力級にアナログ信号入力 V1, V2, V3を導入するのは第6図と同様であるが、アナ ログゲート2のゲート入力はシフトレジスタ1の 並列出力Qxi,Qxz,Qxz, ··· 化各1個十つ接続 されている。

X 1 , X 2 , X 3 , … はアナログゲート 2 の出 カで、出力X1はアナログ信号入力V1、出力 X2はアナログ信号入力V2、出力X3はアナロ グ信号入力 V 3 、以降とれを繰返し、シフトレジ スタ1の3段分で1組のアナログ信号入力V1, V2,V3をスイッチングする構成となつている。 第9図は、第8図の回路の主要な信号を示すタ

イミングチ、ヤートである。 第9 図(a) のクロンク
CLx と同期して原次シフトレジスタ1 の出力 Qx1,
Qx1, Qx3 … (第9 図(c) ~ 第9 図 Cu))に論理値
*1*が現われる。連続するアナログ入力信号 V 1,
V 2, V 3 (第9 図(i) ~ 第9 図Cu) の一つに着目
すると、3 クロック毎にサンプリングされるのが
わかる。

アナログ信号入力V1,V2,V3を映像信号を分解したR信号、G信号、B信号に割り当てれば、それぞれの信号をサンプリングするタイミングは1クロックずつずれるものの、3原色信号を第4図のカラー表示用マトリクス表示素子に分配できることがわかる。

一方、モノクロの映像信号の場合には単にアナ

表示に用いたとき三つのアナログ信号入力に同時 にアクセスできるマトリクス形表示装置の駆動回 路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るマトリクス形表示素子の駆動回路は、走査回路の走査出力郡とでマトリクス論理を構成する3本の分割クロック信号級を新たに設け、走査出力信号と分割クロック信号との論理我信号で、3本アナログ信号入力を開始する3組のアナログゲート郡を駆動するよう構成したものである。

(作用)

この発明においては、3本の分割クロンク信号をRGBフルカラー表示素子とモノクロ表示素子の場合に応じて異なる形で与え、フルカラー表示素子の場合にはR信号、G信号、B信号をモノクロ表示素子の場合には共通の映像信号をそれぞれ3本のアナログ信号入力級に与える。

〔実施例〕

以下、この発明のマトリックス形表示装置の駆

ログ入力信号V1,V2,V3として同一の映像信号を割り当てればよい。

とのように第8図の回路方式であれば同一の回路で外部からの信号の与え方を変えるだけで、フルカラー表示とモノクロ表示の両方のマトリクス 表示パネルに使用できる。

(発明が解決しようとする問題点)

しかし、無8図の回路形式では、上述のように本来並列の信号である三つのアナログ信号入力 V1,V2,V3のサンプリングタイミングが1 クロックずつずれるという欠点の他、RGBフルカラー 表示のペネルでは1 画素が3 要素から成るためにモノクロ表示のペネルと比べると、同一要数のペネルでは3倍のクロック周波数限界のため、シフトレジスタ1の動作周波数限界のため、大規模なフルカラー表示素子を駆動できないという欠点があつた。

この発明は、かかる問題点を解決するためにな されたもので、フルカラー表示案子とモノクロ表 示案子の両方の駆動回路に兼用でき、フルカラー

動回路の実施例について図面に基づき説明する。 第1図はその一実施例の構成を示す回路図である。 この第1図の1は直列入力並列出力形のシフトレ ジスタ、2はアナログゲート、3は2入力の論理 後ゲートである。

各論理様グート3の出力はアナロググート2のそれぞれに送られるとともに、アナログ信号入力V1~V3が三分配されたアナロググート2に入力されるようになつている。とのアナログゲート2から出力X11~X12、X21~X22、X21~X22、X41~X42をX42を出力するようにしている。

三つの分配されたシフトレジスタ1のうち並列 出力Qx1を例に取ると、並列出力Qx1と分割クロ ックC1、C2,C3とのそれぞれの論理積出力 がそれぞれ論理積ゲート3の出力 G.11 , G.12 . G.13 となる。

並列出力Qxx 以降も同様に分割クロンクC1. C2.C3との論理機が各々出される。論理機グート3の出力Gii.Gix.Gixはそれぞれアナログゲート2を駆動する。アナログゲート2へのアナログ信号入力は3系統あり、これがアナログ信号入力V1.V2.V3で表わされている。

シフトレジスタ1の各出力段において、分割クロックC1に創御されるアナログゲート2はアナログ信号入力V1を開閉する。分割クロックC2、C3とアナログ信号入力V2,V3もそれぞれ1対1に対応する。

第2図はこの第1図のマトリックス形表示委置の駆動回路をRGBフルカラー表示素子の駆動回路に用いる場合の主要信号のタイミングチャートである。この第2図において第2図(a)はクロック入力CLx、第2図(b)は直列入力STx、分割クロック信号C1、C2、C3は(第2図(f))論理値

ある。シフトレジスタ1の動作は従来例かよびとの発明のRGBフルカラー表示素子に対する実施例と同様である、モノクロ表示であるから三つのアナログ信号入力V1,V2,V3(第3図W)には共通の映像信号が与えられる。

分割クロック信号 C 1 , C 2 , C 3 (第 3 図(t) ~ 第 3 図(b)) は、R G B フルカラーの場合と異なり、クロック CLx (第 3 図(a)) と同じ周期でかつ デューティ比が 1/3 になるよう設定される。

しかも、分割クロックC1,C2,C3のりち 一つはクロック CLxと位相が一致し他はそれぞれ 13周期ずつ位相がずれるよう与えられる。

クロック CL x の 次 の サイク ル で は、 並 列 出 力 Q x * (第 3 図 (d)) の み が 論 理 値 * 1 * と な る か ら 、 G 11 , G 12 , G 13 お よ び G 31 以降 は 論 理 値 * 0 * に 押 * i * に固定されている。したがつて、論理様ゲート 3 にかいてはシフトレジスタ 1 からの並列出力Qxi , Qxi , … (第 2 図(c) ~ 第 2 図(f))がそのまま論理様ゲート 3 の出力 Gii , Cii ,

したがつて、 論理様ゲート 3 がなく並列出力 Qx1 , Qx2 , Qx3 … が直接三つに分配されて、 アナログゲート 2 を駆動するのと機能的に同じになり、 各アナログゲート 2 からは第 2 図(j) ~ 第 2 図(r)に示すように、出力 X11 ~ X13 を出力し第 6 図の従来例とまつたく同じ作用をすることがわかる。

第6図の従来例ではアナログ信号入力 V1, V2, V3への同時アクセスが可能であるものの、これをモノクロ表示素子に用いたとき各段の三つのアナログゲート 2 のうち二つが無駄になるのが欠点であつたが、この発明によれば、モノクロ表示素子に用いたときもすべてのアナログゲート 2 が有効に働くことを示すのが第3図である。

との第3図は第1図の回路をモノクロ表示案子 に用いるときの主要信号のタイミングチャートで

えられ、 G₂₁ , G₂₂ , G₂₃ (第 3 図(m) , 第 3 図(m)) のみが分割クロック C 1 , C 2 , C 3 の影響を受ける。以下同様の動作を繰り返すと、あたかも出力 G₁₁ , G₁₂ , G₁₃ , G₂₁ , … ,は 1 本の走査回路の出力であるかのように順次論理値 "1"を発生させる。

したがつて、すべてのアナログゲート 2 は他と 異なるタイミングでアナログ信号入力 V 1 , V 2 , V 3 をサンプリングするので、サンプリングされ たアナログゲート 2 の出力 X₁₁ , X₁₂ , X₁₃ , X₂₁ , X₂₂ … (第 3 図(a) ~ 第 3 図(a)) を第 5 図のモノク ロ形表示素子の X 駆動 級 X 1 , X 2 , X 3 , … に 与えれば、すべての出力を無駄なく使つてモノク ロ形表示素子の各面素を独立に駆動できる。

とのように、との発明の駆動回路は、回路形式を変更せず、外部から供給する信号形式を変えるだけでモノクロとRGBフルカラー両方のマトリクス形表示素子を駆動できる。

とのことは、駆動回路を1チップのICにした場合に大きな利点となる。論理様ゲートを追加することが不利とも考えられるが、2入力論理様ゲ

ートは数少ないトランジスタで構成できる上、この種の回路を集積化する場合ICチップ上で最も大きな面積を占めるのは、低出力インピーダンス化と高耐圧化の必要上トランジスタが大きくなるアナログゲート2などの出力パッフア部であり、純然たる論理回路部である論理積ゲートを増やするとは集積化への大きな負担にはならない。

なお、上記実施例では、シフトレジスタ1 a ~ 1 c によつて走査回路を構成したが、カウンタ かよびカウント値をデコートするデコーダを組み合わせても同様の走査回路を構成することができる。また、アナログスインチ手段としてアナログゲート 2 をラッチ回路に置き換えると、二値を表示するアトマリクス形表示装置の駆動回路が構成できるが、これも上記実施例の変形と考えてよい。

さらに、この発明の駆動回路は主に液晶を用いたマトリックス形表示案子に使用されるが、EL、プラズマディスプレイなど他のマトリックス形表示案子にも転用でき、同様の効果を奏する。

1 ··· シフトレジスタ、 2 ··· アナログゲート、 3 ··· 論理値ゲート。

なお、図中同一符号は同一または相当部分を示 す。


代理人 大岩塘 雄

〔発明の効果〕


.


とかりは、 とかりのでは、 とかりのでは、 とかりのでは、 というでは、 というでは、 というでは、 でいるでは、 でいるでいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、 でいるでは、


第1図はこの発明のマトリクス形表示装置の駆動回路の一実施例の回路図、第2図は第1図のマトリックス形表示装置の駆動回路をRGBフルカラー形マトリクス表示集子に用いる場合の各個号のタイミングチャート、第3図は第1図のマトリ





特開昭61-254989(6)











続 補 正 魯 (自発) 60 9 21 107 fg /J

特許庁長官殿

圃

- 1. 事件の表示 特願昭 60-98524号
- 2. 発明の名称

マトリクス形表示装置の駆動回路

3. 補正をする者

事件との関係 特許出願人

住 所 東京都千代田区丸の内二丁目 2 番 3 号

名 称 (601) 三菱電機株式会社

4. 代 理 人

代表者 <u>井 山 仁八</u>郎 志 畯 守 哉

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

氏名(7375) 弁理士 大 岩

増 (連絡先 03(213)3421行許認)



方式小点



第 9 図

- (b) STx / Qxi _ (c) (d) Qx2 (e) Qx3 (f) (g) Qxs (h) Qxe (i) VI (j) V2 (k) **V3** (l)Χı (m) Хz (n) Хз (o) X4 (p) X 5 (q) X6
- 5. 補正の対象 明細書の発明の詳細な説明の欄
- 6. 補正の内容
- (1) 明細書 1 0 頁 1 9 行の「三つの分配された シフトレジスタ1のうち」を「シフトレジス タ1の」と訂正する。
- (2) 同14頁2行の「影響」を「影響」と訂正 する。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.